DP VLČEK: „Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie aktívneho vybíjania v riešeniach eMobility“

*********************************************************

21.4.2023 Záznam z 15.konzultácie

*********************************************************

— JuPa skontroloval predfinalnu verziu prace [1] a poslal pripomineky v podobe komentarov vo WORD-e

— pracu odporuci k obhjaobe a da znamky VYBORNE

ZDROJE:
[1]…\220615 DP VLCEK Tomas\DP_VLCEK_verzia_20_4_2023_PANCIK.docx

*********************************************************

18.4.2023 Záznam z 14.konzultácie

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE:
1. JuPa: nebude v SG po 1.5.2015 –> komunikacia cez gmail
2. JuPa sa zucastni prezenatcie DP VLCEK v SG dna 26.4. 2023 –> Tomas moze poslat JuPa dopredu prezentaciu na posudenie
AGENDA:
1. [1] zaslana verzia DP
2. Tomas posle JuPa este jednu verziu vo STVRTOK 20.4. vecer – PIATOK 21.4. rano, JuPa ju okomentuje vp WORD a posle naspat

ODBORNA AGENDA :
1. Zaver je odpocet ciastkovych cielov s tym ze sa uvedie v ktorej casti DP je ciastkovy ciel splneny a konstatovanie ze hlavny ciel prace bol splneny – toto pomoze oponentovi sa zorientovat
2. Uvod je vlastne navigacia po kapitolach textu – predmet DP, hlavny ciel DP, co ktora kapitola popisuje
3. Chyba popis zdroja Obr. 2.1 Príklad schémy pre výkonový obvod + jedna vetva striedača ZDROJ: vlastne spracovanie
4. JuPa konstatuje splnenie cielov DP a aj ich prekrocenie (meranie teploty):
1. Ciastkovy ciel 1. – spleneny v kap.2.2
2. Ciastkovy ciel 2. – spleneny v kap.2.1
3. Ciastkovy ciel 3. – splenene v kap.2.3 and kap.3.6
4. Ciastkovy ciel 4. – splenenw v kap.3

ZDROJE:
[1]…c:\Users\pancijra\Downloads\___WORK_DIRS_2022\220615 DP VLCEK Tomas\WORK\DP_VLCEK_verzia_18_4__2023.docx

*********************************************************

2.2.2022 Záznam z 11. konzultácie

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE:
1. Tomas: vyplni formular o konzultacich [1], JuPa: elektronicky podpise a posle Ing. VAVRUSOVI
2. Tomas: Upravi obsah DP podla zadania DP (ODBORNA AGENDA:1.)
3. Tomas: Uzavrie DP cast 1.
4. Tomas: bude sa venovat vysvetleniu nim pozorovanych rozdielov v simulaciach a datasheetov SiC MOSFET tranzistorov v zmysle bodov uvedenych (ODBORNA AGENDA:3.)

UDALOSTI OD POSLEDNEJ KONZULTACIE :
— v BHL zacala staz,
— Tomas ma k dispozicii Eva kit (dosiel do SG)
AGENDA:
1. Formular o konzultacich k DP
2. Prosba JuPa o zistenie zaujmu o riesenie DP Schaeffler
3. Oficialne zadanie DP UNIZA
4. Kit je uz na stole v BHL

ODBORNA AGENDA :
1. Prechadzame oficialne zadanie DP [3] Navrhy postupu modifikacie obsahu DP :
— bod 1. premenovat kapitolu 2.2 vetou zo znenia bodu 1
— bod.2. je splneny v kap.1 a podkapitole kap.2.1
— bod.3. bude obsiahnuty v kap 2.4 s tym ze nazov 2.4 kapitoly sa bude rovnat prvym slovam (az po SiC MOSFET)
a v texte pod nazvom 2.4. sa este raz zopakuje o com je tato kapitola tak ze sa prevezme cely text zo zadania bod 3
— bod.4. bude obsiahnuty v kap.3
2. Presli sme diplomovu pracu a JuPa odporuca maximalne pouzatvarat kap.1 a kap.2 vratae popisu obrazkov, tabuliek a zdrpjov literatury
3. Tomas ukazuje vysledky porovnania simulacie SiC MOSFET v LT s datasheetom – diskusia o rozdieloch
JuPa: zamerat sa na info za akych podmienok vznikaju datasheetove merania (podmienky za akych sa meraju DC charakteristiky SiC MOSFET najde aj v clankoch [6])
JuPa: odporuca citat clanky o skusenostiach s pouzitim modelov SiC MOSFET v LTspice [4]
JuPa: odporuca precitat si uvedene texty aj s ohladom na nastavenie parametrov simulacie vykonovych obvodov v LT Spice, zmienky o tom su su aj v [5] a spomina sa to aj v knihe[4]
JuPa: odporaca stiahnut si proprietarny nastroj Wolfspeed na SW simulacie s modelmi Wolfspeed „SpeedFit 2.0 Design Simulator™“ [7][8]

ZDROJE:
[1] …\220615 DP VLCEK Tomas\AGENDA\Evidenčný formulár DP_2022_KEEP.docx
[2] …\220615 DP VLCEK Tomas\WORK\DP_VLCEK_verzia_2_2_2022.docx
[3] …\220615 DP VLCEK Tomas\AGENDA\230202 DP-Vlček OFICIALNE ZADANIE DP.pdf
[4] RASHID, Muhammad H. 2012. SPICE for Power Electronics and Electric Power. s.l. : CRC Press, 2012. ISBN: 978-1-4398-6047-2.
[5]
clanky na : http://www.drpancik.sk/tvorba-modelov-sic-mosfet-tranzistorov-v-spice/
TEPELNE ZAVISLY MODEL SPICE:
— [15] Clanok : Temperature Dependent Pspice Model of Silicon Carbide Power MOSFET
— [18] clanok (2017): modelovanie SiC MOSFET so zapocitanim tepelnych procesov
MATLAB:
— [10] Clanok (2015), zamknuty IEEE clanok , abstrakt hovori o simulacii v MATLAB-e a validacii tohoto modelu s datasheetom
— [19] vedecky clanok (2021): prostredie MATLAB
**********************************************
Ako pouzivat hotove modely SPICE SiC MOSFET tranzistora:
**********************************************
— [2] simulacny SW LTSpice a ako pracovat s uz hotovym modelom SiC MOSFET vytvorenym firmou Wolfspeed (podla [13] jeden z potencialnych dodavatelov SiC komponentov pre SG
— [6] velmi popisny clanok od Cadence (vyraba OrCAD)o modeloch SiC MOSFET- povazujem ho za klucovy pohlad experta na modely SiC MOSFET
— [9] Informativny clanok(2012) Wolfspedd (byvaly Cree) je firma vyrabajuca SiC MOSFET-y, clanok informuje o vlastnych tepelne zavislych modeloch SPICE a o tom ako ich zaintegrovat do LTSpice-suvis s videom [2]
— [16] TOP INFO Technical Article (2020): How to Simulate Silicon Carbide Transistors with LTspice
— [17] technical Articel (2020): tazisko simulacie v LT Spice je tu kladene na budenie driverom
— [21] technicky clanok (2020): modelovanie SiC MOSFET v LTSpice, prakticke skusenosti

[6]
clanky na : http://www.drpancik.sk/tvorba-modelov-sic-mosfet-tranzistorov-v-spice/
**********************************************
Ako vytvorit SPICE model SiC MOSFET tranzistora
**********************************************
— [1] ako vyzera vytvorenie SPICE modelu pre SiC MOSFET – odkaz na zdrojovu IEEE publikaciu
— [4] podrobny popis vytvorenia modelu SiC MOSFET tranzistora a tiez popis ako sa model overi
— [5] klucovy clanok navod ako vytvorit SPICE model z udajov v datasheete
— [7] dalsi clanok o modeli SiC MOSFET tranzistora
— [8] dalsi clanok o modeli SiC MOSFET tranzistora
— [20] Clanok IEEE (2017): Analysis of SPICE models for SiC MOSFET power devices
— [22] Clanok(2022): Specifika modelovania SiC MOSFET
— [23] Clanok (2016): PSpice Modeling Platform for SiC Power MOSFET Modules with Extensive Experimental Validation

[7] https://www.wolfspeed.com/tools-and-support/power/speedfit/
[8] https://www.wolfspeed.com/knowledge-center/article/the-wolfspeed-speedfit-2-0-design-simulator-accelerating-the-sic-design-process/

****************************************************** *******

13/12/2022 Record from the 10th consultation

****************************************************** *******

TASKS FOR THE FUTURE CONSULTATION:

Tomas will contact Michael EGERER from SG (DANFOS contact) regarding temperature SPICE models of SiC MOSFETs in halfbridges
Tomas will reconstruct content of his last proposal of diploma thesis text (DP_VLCEK_verzia_8_12_2022.docx) according to supervisor (Juraj) requests in order to align formulations in diploma thesis with official diploma thesis assignments (see website DP VLCEK in green [1]

EVENTS SINCE THE LAST CONSULTATION:

— Tomas has a lot of work in school defined by semester – small progress in diploma thesis

AGENDA:

PC HW and SW requirements for BUHL stay: Juraj forwarded to Tomas and Julian his email about DP VYBOCH status in this field

DIPLOMA THEIS AGENDA:

We have an electrical model for the DC link capacitor (AMG A2) (from Julian)
Discussion on the modeling of the executive module:

— it is necessary to work with existing thermally dependent SPICE models from producers of SiC MOSFET transistors

— the aim of the diploma work is to model the power stage as a whole (all SiC MOSFET) with utilization of thermally dependent SiC MOSFET models

— you need to know how to set the internal settings of the LTSpice simulation for SiC model types – you need to read the recommendations from the Juraj’s research [2] about the use of simulation models (see subsection: „How to use ready-made SPICE SiC MOSFET transistor models“)

— reason: Spice modeling was originally intended for small-signal modeling, which is not usefull in case of active load discharge (“high” signal modeling)

— the solution is : setting the modeling parameters (for example approximation time) of LTSpice, see [2], or use the own simulation sw tool recommended by each SiC MOSFET manufacturer – see again sources in [2]

— SPICE modeling goals are to reach closest results in simulations and real hw measurements

Content of diploma thesis should align diploma thesis assignemnets – therefor is necessary to reconstruct of content:

(sent version of DP VLCEK _verzia_8_12_2022.docx)

— leave the existing chapter „2.1 Possibilities of modeling SiC MOSFETs in the SPICE language“

— create a new chapter chap. 2.2 „SPICE model of SiC MOSFET transistor and analysis of temperature influence“ (DP VLCEK entry, sentence in point 2)

— create a new chapter chapter 2.3 „Description of the electrical circuit and description of the active discharge function“ (DP VLCEK entry, sentence in point 2)

— rename the existing chapter chapter 3.1 and focus content on the sentence from the DP VLCEK assignment (sentence in point 3): „Design and simulation analysis of the electrical circuit diagram of the SiC MOSFET-based power stage in the linear mode intended for the discharge of direct current (DC) capacitors in the electrical /hybrid vehicle“

— then move this chapter to chapter 2 at the end

— this chapter will also contain an entry for simulating the active discharge of DC link capacitors (this was provided by Julian)

— chapter 2 will contain the sub-chapter „Discussion“ where the limitation of the use of thermal models in LTSpica and the manufacturers‘ recommended use of SW modeling tools developed by them are described

— create a new chapter ch. 3.1 „Proposal for testing the active discharge function and thermal behavior on a high-voltage test bench“ (from the assignment)

— existing subsections from ch. 3 moved under 3.1

— chapter 4 can remain and will contain the fulfillment of the thesis assignment and discussion

SOURCES:

[1]…http:// www.drpancik.sk/vyucba-akademicky-rok-2022-23/dp-vlcek/

[2]…http://www.drpancik.sk/tvorba-modelov-sic-mosfet-tranzistorov-v-spice/

ATTACHMENT:

SK Topic title: Analysis of SiC MOSFET transistors in linear operation for the implementation of the active discharge function in eMobility solutions

Title of the topic in English: Analysis of SiC MOSFET transistors in linear operation for realization of active discharge function in eMobility solutions

Student: Tomáš VLČEK

Supervisor: doc. RNDr. Juraj Pančík, PhD.

Labor consultant from Schaeffler Kysuce:

Academic year: 2022/2023

In high-voltage (HV) electronics, for safety reasons, it is necessary to discharge all capacitors in the HV circuit in the event of a vehicle crash or when the HV plug is disconnected. There are various options for realizing the discharge. In this thesis, the main goal is the design of the active discharge function. It is required that the discharge function must be implemented with the existing power stage. For this, existing switching transistors in linear operation will be used.

Sub-objectives of the work:

THEORETICAL PART: Definition of terms in the subject matter (power transistors based on SiC MOSFET, their properties and operating areas, simulations of power components using the SPICE language)
ANALYTICAL PART: Description of the electrical circuit and description of the active discharge function. SPICE model of SiC MOSFET transistor and analysis of temperature effect. Description of the used development kit and the used power module.
DESIGN-IMPLEMENTATION PART: Design and simulation analysis of the electrical wiring diagram of the SiC MOSFET-based power stage in linear mode designed to discharge direct current (DC) capacitors in an electric/hybrid vehicle. Design for testing active discharge function and thermal behavior on a high voltage test bench.

*********************************************************

18.10.2022 zadanie DP VLCEK zaslane na katedru

*********************************************************

ŽILINSKÁ UNIVERZITA V ŽILINE FAKULTA ELEKTROTECHNIKY A INFORMAČNÝCH TECHNOLÓGIÍ
Katedra elektroenergetiky a elektrických pohonov Ak. rok 2022/2023

ZADANIE DIPLOMOVEJ PRÁCE

Meno: Bc. Tomáš VLČEK

Študijný odbor: Elektrotechnika

Študijný program: Výkonové elektronické systémy

Téma diplomovej práce: Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie aktívneho vybíjania v riešeniach eMobility

Pokyny pre vypracovanie diplomovej práce:

HLAVNÝ CIEĽ: V elektronike vysokých napätí (VN) je z bezpečnostných dôvodov potrebné vybitie všetkých kondenzátorov v obvode VN v prípade havárie vozidla alebo pri odpojení VN zástrčky. Existujú rôzne možnosti realizácie výboja. V tejto diplomovej práci je hlavným cieľom návrh funkcie aktívneho vybíjania. Požaduje sa, že funkcia vybíjania musí byť realizovaná s existujúcim výkonovým stupňom. Na to sa použijú existujúce spínacie tranzistory v lineárnej prevádzke.
TEORETICKÁ ČASŤ: Vymedzenie pojmov v predmetnej problematike (výkonové tranzistory na báze SiC MOSFET, ich vlastnosti a prevádzkové oblasti, simulácie výkonových komponentov s využitím jazyka SPICE)
ANALYTICKÁ ČASŤ: Popis elektrického obvodu a popis funkcie aktívneho vybíjania. SPICE model SiC MOSFET tranzistora a analýza vplyvu teploty. Popis použitého vývojového kitu a použitého výkonového modulu.
NÁVRHOVO-REALIZAČNÁ ČASŤ: Návrh a simulačná analýza elektrickej schémy zapojenia výkonového stupňa na báze SiC MOSFET v lineárnom režime určeného na vybitie jednosmerných (DC) kondenzátorov v elektrickom/hybridnom vozidle. Návrh testovania funkcie aktívneho vybíjania a tepelného správania na vysokonapäťovej skúšobnej stolici.

Zoznam odbornej literatúry:

[1] Simulation models for Infineon Power MOSFET Application Note AN 2014-02 V2.0 Feb. 2014. [Online] February 2014. [Dátum: 18. 10 2022.] https://www.infineon.com/dgdl/Infineon-ApplicationNote_PowerMOSFET_SimulationModels-AN-v01_00-EN.pdf

[2] Getting Started with the FRDMGD3162HBIEVM Evaluation Board . [Online] 2022. [Dátum: 18. 10 2022.] https://www.nxp.com/document/guide/getting-started-with-the-frdmgd3162hbievm-evaluation-board

[3] Physically Based, Scalable SPICE Modeling Methodologies for Modern Power Electronic Devices. [Online] 2021. [Dátum: 18. 10 2022.] https://www.onsemi.com/pub/Collateral/TND6260-D.PDF.

Predpokladaný rozsah práce – počet strán textu: 40 – 50

počet strán grafických príloh: 5 – 10

Vedúci diplomovej práce: doc. RNDr. Juraj Pančík, PhD

Konzultant diplomovej práce: Ing. Vladimír Vavrúš

*********************************************************

18.10.2022 Záznam z 8.konzultácie

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE:
1. Jupa posle vyplnene zadanie DP Ing. Vavrusovi
2. Jupa zisti vstupy pre simulaciu (prvy nas rozhovor s Reinerom DURST-om)(Tomas urguje)
3. Jupa zisti stav objednavania EVA kitu
4. Tomas bude pokracovat v el. simulaciach aktivneho vybijacieho obvodu – zameria sa na simulacie s modelmi LEVEL 2 s uvazenim dynamickej zmeny teploty puzdra (vid zdroj [3] (Infinion) na stranke [1])- moze vyuzit vsetky dostupne modely od roznych vyrobcov a moze tuto simualciu vybijaceiho obvodu urobit s proprietarnymi simulacnymi programamay jedntlivych vyrobcov (Infineon, Wolfspeed, ROHM…)
5. Tomas zmodifikuje obsah DP tak aby podkapitoly kopirovali vety zo zadania DP a bude pokracovat v pisani
6. Tomas sa pokusi pochopit ako sa vytvara model SiC MOSFET-u (t.j. subcircuit) – vid priklad od ONSEMI uvedeny ako zdroj [1] na stranke reserse [1] (to je bazovy model s fixnou teplotou)

UDALOSTI OD POSLEDNEJ KONZULTACIE :
— zadanie DP od Ing. Vavrusa

PLNENIE ULOH:
1.
AGENDA:
1. Tomas poslal poslednu verziu DP [2]

ODBORNA AGENDA :
1. Dnes sme sa venovali upresneniu zadania DP – modifikovali sme 2. cast DP – vid [prilohy]. Toto zadanie DP Jupa posle Ing. Vavrusovi
2. Podrobne sme presli jednotlive formulacie v celom zadani – Jupa vysvetlil ako sa to prejavi v obsahu DP – Tomas zmodifikuje obsah DP tak aby podkapitoly kopirovali vety zo zadania
3. Juraj vyzyva Tomasa aby so najviac studoval a cerpal informacie z reserse uvedenej v [1] – zameral sa na filozofiu vytvarania a pouzitia SPICE modelov SiC MOSFET od roznych vyrobcov a nasledne si skusal simulovat vybijaci obvod

ZDROJE:
[1]…http://www.drpancik.sk/tvorba-modelov-sic-mosfet-tranzistorov-v-spice/
[2] …\220615 DP VLCEK Tomas\WORK\DP_VLCEK_verzia_16_10_2022.docx

PRILOHY:
SK Názov témy: Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie aktívneho vybíjania v riešeniach eMobility

Názov témy anglicky: Analysis of SiC MOSFET transistors in linear operation for realization of active discharge function in eMobility solutions

Študent: Tomáš VLČEK

Vedúci práce: doc. RNDr. Juraj Pančík, PhD.
Konzultant práce zo spoločnosti Schaeffler Kysuce:
Akademický rok: 2022/2023

Čiastkové ciele práce:
1.TEORETICKÁ ČASŤ: Vymedzenie pojmov v predmetnej problematike (výkonové tranzistory na báze SiC MOSFET, ich vlastnosti a prevádzkové oblasti, simulácie výkonových komponentov s využitím jazyka SPICE)
2.ANALYTICKÁ ČASŤ: Popis elektrického obvodu a popis funkcie aktívneho vybíjania. SPICE model SiC MOSFET tranzistora a analýza vplyvu teploty. Popis použitého vývojového kitu a použitého výkonového modulu.
3.NÁVRHOVO-REALIZAČNÁ ČASŤ: Návrh a simulačná analýza elektrickej schémy zapojenia výkonového stupňa na báze SiC MOSFET v lineárnom režime určeného na vybitie jednosmerných (DC) kondenzátorov v elektrickom/hybridnom vozidle. Návrh testovania funkcie aktívneho vybíjania a tepelného správania na vysokonapäťovej skúšobnej stolici.

*********************************************************

29.9.2022 Záznam z 7. konzultácie

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE 18.10.2022 :
1. Tomas bude kontaktovat Rainera ohladne ziskania vstupnych podmienok simualacie (Jupa to slubil tiez ale zatial neurobil)
2. Tomas prejde vysledky reserse od Jupa [1]
3. Tomas navrhne kap.2 na zakldae vysledkov reserse (Jupa odporuca doplnit podla vymedzenych oblasti v PRILOHE)

PLNENIE ULOH:
1. dnes to neprechadzame

AGENDA:
1. Jupa od 1.10. nastupuje na novy projekt ako Project FSM

ODBORNA AGENDA :
1. JuPa doplnil resers na stranke [1] o rozdelenie tem podla tem a presiel cast z nich
2. Z reserse vyplynulo, ze SiC MOSFET SPICE modely:
— maju teplotne zavisle verzie (vid info. od Infineon)
— simulacia vybijania DC link capacitora cez SiC MOSFET v aktivnom rezime musi respektovat postupnu zmenu teploty puzdra vykonoveho modulu
— simulacia el. obvodov ma zmysel vtedy ked vysvetli namerane vysledky naHV stende resp. datasheet
— vyrobcovia SiC MOSFET maju vlastne simulacne nastroje (Infineon, ROHM, Wolfspeed,…)Jupa odporuca oboznamenie s nimi pre pripad simulace obvodu vybijania – toto sa da do DP a bude to prinos.
— POZNAMKA: vlastny simulator reprezentuje aj vlastne parametre samotnej simualcie (vid. info od Infineonu)
3. Tomas presiel cez cvicenia simulacie vykonovych obvodov v LTspice v knihe [2] a meloval vybijaci obvod s modelom SiC MOSFET od Wolfspeed- vplyv zmeny teploty zatial neriesil

ZDROJE:
[1]…http://www.drpancik.sk/tvorba-modelov-sic-mosfet-tranzistorov-v-spice/
[2] …\220811 SPICE_for_Power_Electronics_and_Electric_Power\SIMULATION OF POWER ELECTRONICS CIRCUITS USING PSIM, PSPICE OR MATLABSIMULING.pdf

PRILOHY:
**********************************************
SUMARIZACIA ESERSE PODLA TEM :
**********************************************
**********************************************
Suhrnne informacie:
**********************************************
— [13] (2020) aktualny status vyvoja PEU v SG vratane uvedenia potencionalnych dodavatelov SIC
— [14] (2020)Schaeffler material (2020): E-Motor & PEU

**********************************************
Firemne informacie vyrobcov o komponentoch SiC MOSFET/VYKONOVE MODULY
**********************************************
— [3] TOP INFO: rozne informacie o SiC vykonovych suciastkach a modeloch roznych typov SiC vykonovych prvkov spolocnosti Infinieon (dolezite je napr. zavedenie tepelne zavislych modelov)
— [25] Firemne materialy (2020): WolfSpeed – potencialny dodavatel pre SG, modely nimi vyrabanych tranzistorov SiC MOSFET, priklady simulacie obvodov v programoch LTSpice a PSIM, ako v elektronickej simulacii zohladnit vplyv meniacej sa teploty teploty puzdra
— [26] Informacia o simulacnom programe PLECS (2022) spolocnosti PLEXSIM – program je urceny pre vykonovu elektroniku, ma STANDALONE verziu a verziu ako blockset pre SIMULINK, spomina ho Wolfspeed
— [11] TOP zdroj pre diploma thesiss s vybornou literaturou : Firemny material ONSEMI (2021 – NOVY!)Physically Based, Scalable SPICE Modeling Methodologies for Modern Power Electronic Devices najkompaktnejsi popis zakladneho modelu SiC MOSFET a SiC IGBT vratane popisu verifikacie tohoto modelu
— [12] TOP zdroj pre diploma thesiss: ROHM webstranky o SiC vykonovych polovodicoch vratane vyborneho PDF materialu – podla [13] jeden z potencialnych dodavatelov SiC komponentov pre SG
— [24] Firemny material (2020): MICROCHIPpopis modelov SiC vykonovych komponenetov

**********************************************
Ako vytvorit SPICE model SiC MOSFET tranzistora
**********************************************
— [1] ako vyzera vytvorenie SPICE modelu pre SiC MOSFET – odkaz na zdrojovu IEEE publikaciu
— [4] podrobny popis vytvorenia modelu SiC MOSFET tranzistora a tiez popis ako sa model overi
— [5] klucovy clanok navod ako vytvorit SPICE model z udajov v datasheete
— [7] dalsi clanok o modeli SiC MOSFET tranzistora
— [8] dalsi clanok o modeli SiC MOSFET tranzistora
— [20] Clanok IEEE (2017): Analysis of SPICE models for SiC MOSFET power devices
— [22] Clanok(2022): Specifika modelovania SiC MOSFET
— [23] Clanok (2016): PSpice Modeling Platform for SiC Power MOSFET Modules with Extensive Experimental Validation

TEPELNE ZAVISLY MODEL SPICE:
— [15] Clanok : Temperature Dependent Pspice Model of Silicon Carbide Power MOSFET
— [18] clanok (2017): modelovanie SiC MOSFET so zapocitanim tepelnych procesov

MATLAB:
— [10] Clanok (2015), zamknuty IEEE clanok , abstrakt hovori o simulacii v MATLAB-e a validacii tohoto modelu
— [19] vedecky clanok (2021): prostredie MATLAB

**********************************************
Ako pouzivat hotove modely SPICE SiC MOSFET tranzistora:
**********************************************
— [2] simulacny SW LTSpice a ako pracovat s uz hotovym modelom SiC MOSFET vytvorenym firmou Wolfspeed (podla [13] jeden z potencialnych dodavatelov SiC komponentov pre SG
— [6] velmi popisny clanok od Cadence (vyraba OrCAD)o modeloch SiC MOSFET- povazujem ho za klucovy pohlad experta na modely SiC MOSFET
— [9] Informativny clanok(2012) Wolfspedd (byvaly Cree) je firma vyrabajuca SiC MOSFET-y, clanok informuje o vlastnych tepelne zavislych modeloch SPICE a o tom ako ich zaintegrovat do LTSpice-suvis s videom [2]
— [16] TOP INFO Technical Article (2020): How to Simulate Silicon Carbide Transistors with LTspice
— [17] technical Articel (2020): tazisko simulacie v LT Spice je tu kladene na budenie driverom
— [21] technicky clanok (2020): modelovanie SiC MOSFET v LTSpice, prakticke skusenosti

*********************************************************

27.9.2022 Záznam zo studia (DP VLCEK, „Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie“)

*********************************************************

— Jupa urobil a spracoval podrobnu resers – je vysledky su na linku http://www.drpancik.sk/tvorba-modelov-sic-mosfet-tranzistorov-v-spice/

— POZNAMKA :

Subory oznacene ako LOCAL: …\220615 DP VLCEK Tomas\SOURCES\220922 Resers SiC MOSFET SPICE model creation\ su aj na Google Drive kde maju DP VLCEK a DP BLASKO pristup do adresara LINK

— z reserse vyplyvaju nove ulohy pre DP VLCEK ale aj DP BLASKO – dame si k tomuto stretnutie na MS TEAMS – Prejst si uvedene zdroje informacii s cielmi:
— porozumiet ako sa buduje staticky (zakladny) model SiC MOSFET tranzistoru a dalsie urovne SPICE modelu zahrnujuce uz vplyv teploty
— osvojit si rozne varianty (levely) SPICE modelov SiC MOSFET tranzistorov/vykonovych modulov (firmy Infineon, Wolfspeed, MICROCHIP ….)
— osvojit si pracu s externymi modelmi SiC MOSFET (Wolfspeed, Infineon, ROHM) ci uz v LTSpice (tento program sa musi pouzit v diplomovej praci), ale aj v inych programoch (Infinieon Designer, Speedfit od Wolfspeed)
— premysliet si ako by som modeloval v programe LTspice vybijanie DC link kapacit s dvoma SiC MOSFET tranzistormi od WolfSpeed a potom od Infinieonu (jeden tranzistor ON a druhy v linearnom rezime aktivnej zataze) – cielom je priblizit sa simulaciami k datasheetu tranzistoru
— ako by som zohladnil pri tychto simulaciach narast teploty puzdier SiC MOSFET tranzisorov pocas procesu vybijania
— porozumiet z datasheetu budica (Evakit FRDMGD3162HBIEVM ) ako sa pouzity budic adaptuje na rezim aktivneho vybijania DC link kapacitorov – ako sa lisia budice s a bez moznosti aktivneho vybijania

*********************************************************

13.09.2022 Záznam z 6. konzultácie

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE:
1. JuPa zisti emailom u pana Jozefa FRIDRICHA status objednavky EvaKitu a zisti emailom od Rainera D. ci mame objednat aj vykonovy modul a ktory …
2. JuPa prida knihy na GD a popis k nim v subore –> Tomas si ich prelistuje
3. Tomas sa bude venovat knihe [2] simulacie vykonovych el. obvodov – bude z nej robit cvicenia v LT Spice a v MATLAB-e. Doplni podkapitolu do kap.1 al. 2 vseobecne venovanu simualciam a potm simulaciam v el. obvodoch
4. Tomas si pozrie Infineon Designer a zisti ci je tam vzorovy priklad na vykonovy modul od Infineon-u a da vediet JuPa
5. Tomas bude pisat kapitoly DP

PLNENIE ULOH:
1. Prace na DP zastali (vela prace na oddeleni v SG pocas staze + dovolenka)

ODBORNA AGENDA :
1. Je predpoklad, ze Tomas do prichodu v BHL v Februar 2023:
–bude pisat 1. kapitolu DP
–nauci sa robit so SW LT Spice
–prinesie so sebou EvaKIt a power modul
2. Na DP sa neurobilo zatial nic (2T bola praca pre pana Maleca, ) –> na dalsie stretnutie to bude viac, 1T bola dovolenka nezabudat na priebezne doplnanie literatury podla Word ISO690 a popisy obrazkov s uvedenim zdroja v popise obrazku
3. Dalsie knihy JuPa spracoval a da ich na GD, napriklad kniha [1], a ma tam pristup aj Tomas
4. Druha dobra kniha na simulacie el. obvodov v power electronics [2]. Vhodne by bolo doplnit kap.1 al.2 o podkapitolu venovanu metodam simulacii el.vykonovych obvodov. Odporucam prejst si cvicenia z tejto knihy.
5. Tomas modeluje vykonovy modul. JuPa odporuca ist na Infineon Designer podla [3] a najst vhodny priklad pre vykonovy modul Infineon –> da spravu Jupa ci takyto priklad v Infineon Designeri existuje
6. Tomas si prejde priklady simulacii vykonovej elektroniky v programe MicroCap

ZDROJE:
[1]… \220810 Automotive electronics and systems\17_Multiphysics Simulation by Design for Electrical Machines, Power Electronics and Drives_2018.pdf
[2]…\220811 SPICE_for_Power_Electronics_and_Electric_Power\SIMULATION OF POWER ELECTRONICS CIRCUITS USING PSIM, PSPICE OR MATLABSIMULING.pdf
[3]…\Electronic_BOOKS\220815 STUDY blog\220805 DP BLASKO email me to Andrej simulacia budica B6 Infinieon Designer .pdf

*********************************************************

15.8.2022 Záznam z 5. konzultácie

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE (6. konzultacia 13.9., 11,00 ):
1. Tomas + JuPa : pripravia otazky pre Rainera (co a ako simulovat)
2. ULOHY Tomas:
–prejde si zdroje uvedene v ODBORNA AGENDA bod.1 (TEMA: Simulacie vybijacieho procesu cez vykonovy modul pomocou modelovania v SPICE – literaturne zdroje)
–bude simulovat obvody vykonovej elektroniky – priklady z hore uvedenych knih a priklady zo simulacnych programov (LTspice, Multisim, PSPICE, Microcap)
–bude pokracovat v pisani DP prace – priebezne bude doplnat lierauru a odkazy na ne vo formate ISO690, prvy prvok a datum a popisy obrazkov
–urobi resers na Internete s kombinaciami klucovy slov „modelovanie SPICE DC link capacitors discharge“ – vid. naprikald zdroje v [11]
3. ULOHY Jupa:
— pozrie sa do poznamok z rohovoru s Rainerom – vstupne zadanie pre simualciu
— sledovat proces objednavky Evakitu
— kontaktovat Rainer D. s otazkou AKY a KDE objednat vykonovy modul
— nahart knihy na Google drive

UDALOSTI OD POSLEDNEJ KONZULTACIE :
1. Juraj poslal email so ziadostou o objednavku EVA kitu timlidrovi P.Korenciakovi a asistentke Majke MIKITJUK
2. M. BALAZ poslal podklady k navrhu pripravku pre HV stend

PLNENIE doterajsich ULOH:
1. vid zapis z minulej konzulatcie

AGENDA:
1. Zaslanie verzie DP vo WORDE (OK, zaslane vid.[12])

ODBORNA AGENDA :
1. TEMA: Simulacie vybijacieho procesu cez vykonovy modul pomocou modelovania v SPICE – zdroje literatury
— studium knih o elektronickych obvodoch zo SPICE modelovania pracovnik dennik [1], knihy na Google Drive [2]
Electric Circuits with MasteringEngineering, Global Edition.pdf – SPICE nahradne modely
Electronic Circuits Analysis and Design – Third Edition.pdf – SPICE nahradne modely
TOP THOMAS The_Analysis_and_Design_of_Linear_Circuits-_8_edition,2016.pdf – TOP knih ao elektronickych obvodoch
— [3] AliEmadi(2005).kniha o automobilovej vykonovej elektronike (MOSEFT, diody, modely) trochu starsia kniha ale prakticka –> elektrotechnicky pohlad
— architektury vozidiel, velmi detailne polovodice MOSFET, diodes, ESD ochrana, power modules (modely chladenia)
— keywords: freewheeling – mnohokrat
PART I. Automotive Power Systems
PART II. Automotive Semiconductor Devices, Components, and Sensors
PART III. Automotive Power Electronic Converters
PART IV. Automotive Motor Drives
— [4] email JuPa –> studenti – zaznam zo studia on line SPICE simulatora spolocnosti Infinieon
— [5] email JuPa –> studenti – zaznam zo studia knihy SPICE simulacii vo vykonovej elektronike [6]
— [7] email JuPa –> studenti – zaznam zo studia knihy simulacie pomocou spinanych funkcii [8]
— [9] email JuPa –> studenti – zaznam zo studia prikladov simulacii SPICE vo vykonovej elektronike a modelovanie mechatronickych systemov (napr. BLDC a DC motory)(programy MULTISIM, PSPICE a MICROCAP)
— [10] napriklad AB-025 Použití SPICE k modelování stejnosměrných motorů

2. TEMA: Hovorime o modelovani elektromechanickych suciastok – napr. BLDC motora – vid. PRILOHY kde je zaznam zo studia

ZDROJE:
[1] /* Streda 9.8.2022 10,00-14,00(3h) STUDIUM SPICE SOFTWARE, KNIHY a MANUALY – hladanie knih o el. obvodoch a modelov motorov, DOKONCENIE VYBERU KNIH O ANALYZE ELEKTRICKYCH OBVODOV V SPICE
[2] …\Electronic_BOOKS\220811 Knihy electronic circuit analysis SPICE modeling\
[3] …\Electronic_BOOKS\1_Ali_Emadi_-_Handbook_of_Automotive_Power_Electronics_and_Motor_Drives.pdf
[4] …\Electronic_BOOKS\220815 STUDY blog\220805 DP BLASKO email me to Andrej simulacia budica B6 Infinieon Designer .pdf
[5] …\220815 STUDY blog\220809 DP BLASKO DP VLCEK STUDY Kniha o SPICE a power electronics.pdf
[6] …\Electronic_BOOKS\220811 SPICE_for_Power_Electronics_and_Electric_Power\
[7] …\220815 STUDY blog\220809 DP BLASKO email me to Andrej simulacie pomocou spinanych funkcii.pdf
[8] …\The_Switching_Function_Analysis_of_Power_Electronic_Circuits.pdf
[9] …\220815 STUDY blog\220805 DP BLASKO Elektromechanicke-mechatronicke- modely v SPICE a program MICROCAP.pdf
[10] https://www.precisionmicrodrives.com/ab-025
[11]
https://www.specterengineering.com/blog/2019/9/7/dc-link-capacitor-selection-for-your-inverter
https://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.6.5343&rep=rep1&type=pdf
https://resources.ema-eda.com/ema-blog/how-to-create-a-dc-source-spice-model-2
https://www.tandfonline.com/doi/pdf/10.7305/automatika.2014.12.586
[12] c:\Users\pancijra\Downloads\___WORK_DIRS_2022\220615 DP VLCEK Tomas\WORK\DP_VLCEK_verzia_15_8_2022.docx

PRILOHY:
*********************************************************

29.7.2022 Záznam zo studia (DP BLASKO, modelovanie mechatronickych systemov v SPICE )

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE:
1. Preskumat preco a naco su subory v LTSpoce typu .asc, .plt., .asy, .lib
2. Nastudovat si model BLDC motora (vratane suborov) umiestnenych na [3], subory si stiahnut
3. Premysliet si, ci sa simulacie v ramci DP budu tykat okrem obvodu striedaca (B6 bridge ), BLDC motora aj simulacie obvodu MOSFET trojfazovy budic A4911-1

ODBORNA AGENDA :
1. pracovny adresar so stiahnutymi materialmi z netu
2. Hovorili sme o potrebe modelovat v nasej DP aj BLDC motor ako nahradny model spotrebica. Tu su zdroje:
— [4] uvodny clanok „BLDC motor spice model for LTSpice“
— [2], abstrakt [PRILOHY] zaujimavy popis model BLDC motoru
— [3] FTP adresar so subormi a modelmi motorov k zdroju [3]
— [5][6][7] YouTube s touto temou modelovania BLDC
3. Dalsie temy – tutorialy k LTSpice :
— TOP ZDROJ – PORTAL: [14] SPICE and LTspice Courseware and Tutorials
— TUTORIALY:
— [9] INTRODUCTION TO LT SPICE IV WITH EXAMPLES
— [12] Introduction to LTSpice
— [13] Introduction to LTspice
— EXAMPLE:
— [10] Example Circuits pre LTSpice
— [11] Example LTspice® Demo Circuits
— KNIZNICE a LTSpice :
— [8] LTspice: Simple Steps to Import Third-Party Models
4. On line circuit simulator [15](https://www.circuitlab.com/)

ZDROJE:
[1]…\220620 DP BLASKO Andrej\SOURCES\220729 Studium PSPICE\
[2]
URL: https://www.pspice.com/resources/application-notes/brushless-dc-motor-model
URL pre PDF : https://www.pspice.com/sites/default/files/PSpice%20App%20Note_Brushless%20DC%20Motor%20Model%20.pdf
LOCAL PDF: …\220620 DP BLASKO Andrej\SOURCES\220729 Studium PSPICE\PSpice App Note_Brushless DC Motor Model .pdf
[3] https://ltwiki.org/files/LTspiceIV/examples/Motors/
[4] https://forum.allaboutcircuits.com/threads/bldc-motor-spice-model-for-ltspice.106009/
[5] LTSpice Tutorial – Modeling a DC brushed motor https://www.youtube.com/watch?v=Wc4XzTrWSpo&ab_channel=FesZElectronics
[6] LTspice: How to Create a Brushless DC Motor Model (Part I) https://www.youtube.com/watch?v=UEygOGviE2k&ab_channel=MarcosAlonso
[7] BLDC MOTOR LTspice SIMULATION https://www.youtube.com/watch?v=6LOlN7QFiFQ&ab_channel=Charged%21
[8] https://www.analog.com/en/technical-articles/ltspice-simple-steps-to-import-third-party-models.html
[9] https://www.arxterra.com/introduction-to-lt-spice-iv-with-examples/
[10] https://ltwiki.org/LTspiceHelpXVII/LTspiceHelp/html/Example_Circuits.htm
[11] https://www.analog.com/en/design-center/design-tools-and-calculators/ltspice-simulator/lt-spice-demo-circuits.html
[12] LOCAL: file:///C:/Users/pancijra/Downloads/LongerIntro.pdf
[13]
URL: https://web.mit.edu/6.101/www/s2020/handouts/LTSpiceIntro.pdf
LOCAL: c:\Users\pancijra\Downloads\___WORK_DIRS_2022\220620 DP BLASKO Andrej\SOURCES\220729 Studium PSPICE\LTSpiceIntro.pdf
[14] SPICE and LTspice Courseware and Tutorials https://ltwiki.org/index.php?title=SPICE_and_LTspice_Courseware_and_Tutorials
[15]

PRILOHY:
Brushless DC Motor Model
Although PSpice is designed as an electronic circuit simulator, you can also use it to simulate mechanical or
electromechanical systems. Analog Behavioral Modeling makes simulating mechanical systems much simpler. An
example of an electromechanical system which can benefit from PSpice simulation is a Brushless DC motor

*********************************************************

1.8.2022 Záznam z 4. konzultácie

*********************************************************
ULOHY DO BUDUCEJ KONZULTACIE:
1. JuPa: rozbehnut objednanie EVA kitu, specifikacia je v [2]
2. Studium email komunikacia Rainer DURST & NXP k teme aktivneho vybijania cez budic [3]
3. M.Balaz – poprosit ho o pomoc a ziskat navrh v Altiu na dosku plosnych spojov pre power modul (aky modul ?, aky test bench, ake pripojenia na osciloskop – specifikacia HW testbenchu v Buehli (rozmery, chladenie, napajanie….))
4. Riesenie simulacii aktivneho vybijania s GD3162 a vykonoveho modulu
5. REGULAR TASK: pred konzultaciu vzdy poslat verziu DP vo WORD-e (zadanie, obsah automaticky vygenerovany, text podkapitol, odkazy na zdroje ISO 690(prvy prvok a datum), zdroje – zoznam literatury)
6. Treba vytvorit zoznam otazok pre Rainera, napr. :
— konkretny typ MOSFET-u resp jeho SPICE model
— parametre HV testbenchu / specifikacia DPS pre vykonovy modul
— Tomas spripravi svoje otazky a posle ich JuPa —

UDALOSTI OD POSLEDNEJ KONZULTACIE :
— 29.7.2022 email komunikacia Rainer DURST & NXP k teme aktivneho vybijania cez budic [3]
— 29.7.2022 email komunikacia Rainer DURST & my k teme nakupu kit-u
— 19.7.2022 zaslanie zadania DP doc.MAKYSOVI vid. www stranku DP [1]
— 29.7.2022 DP BLASKO : ustalenie nazoru na nastroj pre SW simulaciu – LTSpice

PLNENIE ULOH Z MINULEJ 3. KONZULTACIE:
1. Registracia na linku [5] (https://www.nxp.com/mynxp/secure-files) a ziskanie liencie a NDA pristupu k materialom NXP poskytnutych Rainerom
Tomas: zatial neurobil, skusi to – TASK: dame vediet Rainerovi
2. Studium podkladov ku gate budicu GD3162 – zamerat sa na popis aktivneho vybijania v datasheete [6] vsetky mozne zdroje uvedene na linku [7].
Tomas: studium prebehlo, bude to zakomponovane do textu DP
3. Studium podkladov k power modulom SiC metal-oxide-semiconductor field-effect transistor (MOSFET) module [11][12]
Tomas: studium prebehlo, bude to zakomponovane do textu DP
4. Studium podkladov ku FRDMGD3162HBIEVMa vsetky mozne zdroje uvedene na linkoch [8][9]
5. Vymedzenie presne toho co treba kupit v Schaeffler Kysuce (okrem kitu treba asi kupit aj SiC metal-oxide-semiconductor field-effect transistor (MOSFET) module [11][12] ) –> Jupa napise Rainerovi
JuPa: vsetko mame
6. Tomas da info JuPa o stvrtkovom stretnuti (21.7.) s Juergenom G.
Tomas: prebehlo len predstavovanie

AGENDA:
1. davame si REGULAR TASK: pred konzultaciu vzdy poslat verziu DP vo WORD-e (zadanie, obsah automaticky vygenerovany, text podkapitol, odkazy na zdroje ISO 690(prvy prvok a datum), zdroje – zoznam literatury)

ODBORNA AGENDA :
1. Tomas: prebehla instalacia LTSpice –> priprava na riesenie tasku v DP „Riesenie simulacii aktivneho vybijania s GD3162 a vykonoveho modulu“. Konkretne tranzistor SiC metal-oxide-semiconductor field-effect transistor (MOSFET) vo vykonovm module nevieme. TASK: opytat sa na toto Rainera
2. ALTIUM designer – studentska verzia do decembra 2022 –> potom sa napise do ALTIA
3. Hovorime o navrhu PCB pre vykonovy modul – treba si kuknut odporucania Altium Designer a dalsie

ZDROJE:
[1]…ZADANIE DIPLOMOVEJ PRACE – UNIZA 3. VARIANT z 19.7.2022 (zmena konzultanta, verzia pre AIS UNIZA zaslaná doc. MAKYSOVI) http://www.drpancik.sk/vyucba-akademicky-rok-2022-23/dp-vlcek/
[2]… /* Pondelok 25.7.2022 18,00-19,00(1h) DP VLCEK Podklady od Rainera DURSTA , –ULOHA: objednat vyvojovy kit
[3]…\220615 DP VLCEK Tomas\SOURCES\220725 Zdroje NXP od Rainer_DURST\220720 DP BLASKO email communication RAINER & NXP.pdf
[4] http://www.drpancik.sk/vyucba-akademicky-rok-2022-23/dp-blasko-pocitacove-modelovanie-budica-typu-b6-bridge-pre-elektronicky-komutovany-ec-motor/
[5]
https://resources.altium.com/p/pcb-layout-guidelines
https://resources.pcb.cadence.com/blog/2019-everything-you-need-to-know-about-pcb-power-supply-design
https://absolutepcbassembly.com/power-supply-design-for-circuit-boards/

********************************************************

ZADANIE DIPLOMOVEJ PRACE – UNIZA 3. VARIANT z 19.7.2022 (zmena konzultanta, verzia pre AIS UNIZA zaslaná doc. MAKYSOVI)

********************************************************

SK Názov témy: Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie aktívneho vybíjania v riešeniach eMobility
Názov témy anglicky: Analysis of SiC MOSFET transistors in linear operation for realization of active discharge function in eMobility solutions
Študent: Tomáš VLČEK
Vedúci práce: doc. RNDr. Juraj Pančík, PhD.
Konzultant práce : Ing.Vladimír VAVRÚŠ, Phd. , UNIZA
Akademický rok: 2022/2023

V elektronike vysokých napätí (VN) je z bezpečnostných dôvodov potrebné vybitie všetkých kondenzátorov v obvode VN v prípade havárie vozidla alebo pri odpojení VN zástrčky. Existujú rôzne možnosti realizácie výboja. V tejto diplomovej práci je hlavným cieľom návrh funkcie aktívneho vybíjania. Požaduje sa, že funkcia vybíjania musí byť realizovaná s existujúcim výkonovým stupňom. Na to sa použijú existujúce spínacie tranzistory v lineárnej prevádzke.
Čiastkové ciele práce:
1.TEORETICKÁ ČASŤ: Vymedzenie pojmov v predmetnej problematike
2.ANALYTICKÁ ČASŤ: Porovnanie rôznych typov aktívneho vybíjania a literárny výskum tepelného správania sa MOS-FET tranzistorov v lineárnej prevádzke a metód realizácie tepelného chladenia.
3.NÁVRHOVO-REALIZAČNÁ ČASŤ: Návrh a simulačná analýza elektrickej schémy zapojenia výkonového stupňa MOS-FET v lineárnom režime určeného na vybitie jednosmerných (DC) kondenzátorov v elektrickom/hybridnom vozidle. Návrh testovania funkcie aktívneho vybíjania a tepelného správania na vysokonapäťovej skúšobnej stolici

********************************************************

3. Konzultacia 18.7.2022

********************************************************
ULOHY:
1. Registracia na linku [5] (https://www.nxp.com/mynxp/secure-files) a ziskanie liencie a NDA pristupu k materialom NXP poskytnutych Rainerom
2. Studium podkladov ku gate budicu GD3162 – zamerat sa na popis aktivneho vybijania v datasheete [6] vsetky mozne zdroje uvedene na linku [7].
3. Studium podklaldov k power modulom SiC metal-oxide-semiconductor field-effect transistor (MOSFET) module [11][12]
4. Studium podkladov ku FRDMGD3162HBIEVMa vsetky mozne zdroje uvedene na linkoch [8][9]
5. Vymedzenie presne toho co treba kupit v Schaeffler Kysuce (okrem kitu treba asi kupit aj SiC metal-oxide-semiconductor field-effect transistor (MOSFET) module [11][12] ) –> Jupa napise Rainerovi
6. Tomas da info JuPa o stvrtkovom stretnuti (21.7.) s Juergenom G.

AGENDA:
— konzultantom DP bude Dr.VAVRUS z UNIZA
— teamlidrom v SG Kysuce pre Tomasa je pan Schuster (nahradil Michala Balaza), veduci oddelenia je pan Malec

DIPLOMOVA PRACA:
— presli sme pisanie DP vo Worde: budovanie struktury DP pomocou zobrazeni „Osnovy“ a spravu zoznamu literaturu a citacii (ISO690-prvy prvok a datum) vo Worde na priklade DP POLAKOVA [1]
— VELMI DOLEZITA ZMENA SMEROVANIA DP:
— studujeme email Rainera D. [2] a zameriavame sa na vetu, ktora popisuje Rainerov nazor na riesenei DP: „I think the best way for the planned research will be to use the EVA-Kit of NXP, set it into operation, configure, attach power modules and then run practical tests in parallel run simulations. “
— zjednodusene , budic GD3162 [7] „Advanced IGBT/SiC Gate Driver with Adjustable Dynamic Gate Strength“ ma funkciu aktivneho vybijania DC kapacitorov – v ramci riesenia DP treba kupit kit, ktory ho ma a overit jeho cinnost meraniami paralelne so simulaciami
— nachadzame info o spominanom Eva-kite „NXP Gate Driver Evaluation kit FRDMGD3162HBIEVM,“ [3] – da sa kupit len cez MOUSER
— POZNAMKA: variant budica na kite musi podporovat aktivne vybijanie !!!
— presny popis kitu je na [4], doplnenie je v [8] (Getting started), musi sa vybavit NDA (vid. ADDENDUM)- kit je len pre specialnych zakzanikov
— POZNAMKA: katedra Dr. VAVRUSA ma vyborne kontakty na NXP a vedia pomoct s kitom (napr. ziskat jeho spravnu variantu pre aktivne vybijanie)
— [9][10] obsahuje a el. schemu –> z nej sa odvodia simulacie

ZDROJE:
[1] https://is.ambis.cz/th/znias/BP_Danica_Polakova_05.docx
[2] …\220615 DP VLCEK Tomas\AW MM 01072022 Introduction meeting Diploma thesis Thomas VLCEK .msg
[3] https://www.nxp.com/part/FRDMGD3162HBIEVM#/
[4] https://www.nxp.com/design/development-boards/analog-toolbox/gd3162-half-bridge-evaluation-kit:FRDMGD3162HBIEVM
[5] https://www.nxp.com/mynxp/secure-files
[6] datasheet: LOCAL: …\220615 DP VLCEK Tomas\SOURCES\220705 Zdroje NXP od Rainer_DURST\GateDriver\DS726610-Datasheet for the GD3162(1.0).pdf
[7] https://www.nxp.com/products/power-management/motor-and-solenoid-drivers/powertrain-and-engine-control/advanced-igbt-sic-gate-driver-with-adjustable-dynamic-gate-strength:GD3162
[8] Getting Started with the FRDMGD3162HBIEVM Evaluation Board This page will assist you in learning about your FRDMGD3162HBIEVM evaluation board. https://www.nxp.com/document/guide/getting-started-with-the-frdmgd3162hbievm-evaluation-board:GS-FRDMGD3162HBIEVM
[9] UM11729 FRDMGD3162HBIEVM half-bridge evaluation boardRev. 1 — 21 February 2022
URL: https://www.nxp.com/docs/en/user-manual/UM11729.pdf
LOCAL: …\___WORK_DIRS_2022\220615 DP VLCEK Tomas\SOURCES\220718 Zdroje NXP\UM11729 (1).pdf
[10] LOCAL: …\220615 DP VLCEK Tomas\SOURCES\220705 Zdroje NXP od Rainer_DURST\GateDriver\SC750010-FRDMGD3162HBIEVM Schematics(1.0).pdf
[11] Technical Information for power module Silicon Power DP480B1200T105615
LOCAL: …\220615 DP VLCEK Tomas\SOURCES\220705 Zdroje NXP od Rainer_DURST\Power-Modules\SID3720028271853252464.pdf
[12] Technical Information for power module Silicon Power DP660B1200T105606
LOCAL: …\220615 DP VLCEK Tomas\SOURCES\220705 Zdroje NXP od Rainer_DURST\Power-Modules\SID6696010185773919087.pdf

ADDENDUM:
Available to selected customers only (non-disclosure agreement (NDA) required), please contact your local NXP sales representative for more information.

********************************************************

2. Konzultacia 1.7.2022 ( spolu s DE tutor R. Durst)

********************************************************

As was discussed Rainer will send to us:
1. Datasheet of existing power module usable for diploma thesis
2. Datasheet of gate driver (for info only)
3. Description of HW Test Bench (necessary for PCB design )

Task for Tomas:
1. LTSpice study (modeling of discharge function with power resistor and switching FET – 2s discharge, 1000V )
2. Altium Designer study (PCB design and Simulation)
3. Preparation of content of of diploma thesis [1]

[1]Abstract and content of diploma thesis :

Diploma thesis : „Analysis of SiC MOSFETs in linear operation for realization of active discharge function“
Background:
in HV electronics, for safety reason a discharge of all capacitors in HV circuit is necessary in case of a vehicle crash or if HV Plug is dis-connected.
There are different possibilities to realize discharge. In this thesis, the discharge function shall be realized with existing power stage. For this, the existing switching transistors shall be used in linear operation.
Targets:
— MAIN GOAL: Development of a schematic to operate the power stage MOS-FETs in linear mode to discharge the DC-Link capacitors
— Research and investigation of different SiC MOS-FETs
— Literature research in terms of hotspots in MOS-FETs in linear operation and how to realize thermal cooling
— Development of a PCBA –> P-Spice, Altium Designer (other design and Layout tool possible) and adaptation to test bench
— Testing of function and thermal behavior on High voltage test bench
— Documentation

Content of of diploma thesis :

1. Theoretical part
1.1 Transistor SiC MOSFETs in linear operation as active load
1.2 Active discharge function of DC-DC link capacitors
1.3 Literature research:
1.3.1 Research and investigation of different SiC MOS-FETs
1.3.2 Hotspots in MOS-FETs in linear operation
1.3.3 Realization of thermal cooling
2. Analytical part
2.1 Design of the active discharge system architecture using of MOSFET power module
2.2 Design of the electrical scheme of the active discharge system with MOSFET power module
2.4 Design of security and auxiliary functions
2.3 Simulations:

2 Analytical part

2.3.1 Dynamic discharge simulations
2.3.2 Heat cooling simulations
2.3.3 Safety and auxiliary functions simulation

3. Implementation part
— MAIN GOAL: Development of a schematic to operate the power stage MOS-FETs in linear mode to discharge the DC-Link capacitors
— Development of a PCBA –> P-Spice, Altium Designer (other design and Layout tool possible) and adaptation to test bench
— Testing of function and thermal behavior on High voltage test bench
— Documentation

********************************************************

[Piatok 17/JUN/22] DISKUSIA Juraj PANCIK & Michal BALAZ (obaja Schaeffler Kysuce) k teme diplomovej prace :

********************************************************
— zadanie DP doplnime o poziadavku na simulaciu funkcie vybijania
— zadanie DP nebude obsahovat poziadavku realizacie HW laboratorneho vzoru a jeho testovania (dovodom je narocnost temy a limitacia casom)
— ak sa bude darit, tak sa vysledky prac na HW a testovania zaradia do DP
— nastroj ALTIUM DESIGNER je zadarmo pre studentov UNIZA – v nom by sa mohli urobit simulacie
— ULOHA pre Tomasa : instalacia Altium Designer s licenciou UNIZA a odskusanie si prikladu simulacie aktivneho filtra [1]
— Role kolegov zo Schaeffler Slovensko :
— J.PANCIK sa zameria na konzultacie v oblasti literaturnej reserse a simulacii
— M.BALAZ sa zameria na konzultacie v oblasti Altium Designer a testovania
— OBIDVAJA pomozu pri komunikacii s DE stranou a pri formulacii poziadaviek a konceptu funkcie aktivneho vybijania

[1] http://valhalla.altium.com/Learning-Guides/TU0106%20Defining%20&%20running%20Circuit%20Simulation%20analyses.pdf
******************************************************************************************************************************/

/* ZADANIE DIPLOMOVEJ PRACE – UNIZA 2. VARIANT z 20.6.2022 (po diskusii Juraj & Michal, zmeny su v zelenom pisme )

SK Názov témy: Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie aktívneho vybíjania v riešeniach eMobility
Názov témy anglicky: Analysis of SiC MOSFET transistors in linear operation for realization of active discharge function in eMobility solutions
Študent: Tomáš VLČEK
Vedúci práce: doc. RNDr. Juraj Pančík, PhD.
Konzultant práce zo spoločnosti Schaeffler Kysuce: Ing. Michal Baláž
Akademický rok: 2022/2023

Čiastkové ciele práce:
1.TEORETICKÁ ČASŤ: Vymedzenie pojmov v predmetnej problematike
2.ANALYTICKÁ ČASŤ: Porovnanie rôznych typov SiC MOS-FET tranzistorov. Literárny výskum z hľadiska hotspotov v MOS-FET tranzistorov v lineárnej prevádzke a metód realizácie tepelného chladenia.
3.NÁVRHOVO-REALIZAČNÁ ČASŤ: Návrh a simulačná analýza elektrickej schémy zapojenia výkonového stupňa MOS-FET v lineárnom režime určeného na vybitie jednosmerných (DC) kondenzátorov v elektrickom/hybridnom vozidle. Návrh testovania funkcie aktívneho vybíjania a tepelného správania na vysokonapäťovej skúšobnej stolici.

TENTO TEXT ZO ZADANIA DP VYPUSTIME:
— Vývoj dosky plošných spojov (DPS) –> P-Spice, Altium Designer (možný aj iný nástroj pre návrh DPS) a návrh prispôsobenia dosky pre testovaciu stolicu
— Dokumentácia
*************************************************************************************************************/

/* 220616 Resers DC LINK CAPACITORS DISCHARGE

*************************************************************************************************************/

1. Konzultacia 15.6.2022
AGENDA:
— presli sme zadanie DP
— maximalne treba vyuzit cas do nastupu na staz v zmysle vytvorenia dobrej literaturnej reserse, zvladnutia nastrojov

POZNAMKY:
— praca bude napisana v SK – pre potreby spoluprace s Juergenom by bolo lepsie pisat najprv texty v ENG
— mame moznost stiahnut si IEEE clanky (potreba literaturnej reserse)
— debatujeme co znamena pojem „DC-Link capacitors“ (vid. GOOGLE)

ULOHY JuPa:
— vytvori zadanie DP pre UNIZA (termin: jul 2022)
— vytvori web stranku prace
— vytvori ulozisko na Google Drive – tam budeme obaja zdielat zdroje a pracovne materialy
— pozve Juergena na spolocny miting
— urobit literaturnu resers a najst referencne riesenia funkcie aktivneho vybitia s MOSFET traanzistormi v linearnom rezime

ULOHY Tomas:
— popytat sa na katedre na nazor na temu
— preskumat moznosti vytvorenia schemy, simulacie a PCB v sw PSPICE od Caddence (preskumat aj cestu TI: https://www.pspice.com/pspice-for-ti) —

OTAZKY NA JUERGENA:
— INPUT: „existing power stage“ : we will create it or we will work with existing one ?
— INPUT: We will develop a solution („piggy tail“) for „existing power stage“ ? – this HW solution will perform active discharge function of DC capacitors
— INPUT: „discharge the DC-Link capacitors“: how we can estimate parameters (Voltage, currrent, charge … )
— PCB layout – how many layers (4) we can expect ?

/* STUDIUM: Electric Vehicle Safety Guide (2019 Version）
5.2.5 High voltage discharge
After the motor system is disconnected from the high voltage circuit, due to the existence of energy storage devices inside the motor controller, such as DC bus support capacitors, the
internal high voltage of the motor system does not disappear immediately, but slowly decreases during routine maintenance or after-sales maintenance. It may cause a high voltage electric
shock and result in casualties. Therefore, in order to avoid the above accidents, the motor system needs to have both active discharge and passive discharge functions. Even if the active discharge fails, the passive discharge is still effective and must fall below the safe voltage within the specified time. The specific requirements are as follows:

5.2.5.1 Active discharge requirements
The input voltage of the motor controller used in electric vehicles and hybrid vehicles is usually higher than the safety voltage. To protect personal safety, the DC side capacitor of the
motor controller must be equipped with a discharge circuit to quickly reduce the voltage of the DC side capacitor. The electric drive assembly must have an active discharge function. Active
discharge can be implemented by motor windings or by external dedicated discharge resistors. According to the requirements of 5.5.3 of GB/T 18488.1-2015, when the B-level voltage
system is powered off, the DC bus voltage shall be reduced to a safe level (DC voltage below 60 V) within 3 s.

5.2.5.2 Passive discharge requirements
The electric drive assembly shall also have the function of passive discharge, and the passive discharge component is connected to the DC side. Even if the active discharge function
cannot be completed, the passive discharge device can discharge the DC side capacitor. This feature must always be active, not valid until it is triggered.
When the Class B voltage system is de-energized, the DC bus voltage shall be reduced to a safe level (DC voltage below 60 V) within 2 min.

/* ENG Diploma thesis : „Analysis of SiC MOSFETs in linear operation for realization of active discharge function“

Background: in HV electronics, for safety reason a discharge of all capacitors in HV circuit is necessary in case of a vehicle crash or if HV Plug is dis-connected. There are different possibilities to realize discharge. In this thesis, the discharge function shall be realized with existing power stage. For this, the existing switching transistors shall be used in linear operation.

Targets:
— Development of a schematic to operate the power stage MOS-FETs in linear mode to discharge the DC-Link capacitors
— Research and investigation of different SiC MOS-FETs
— Literature research in terms of hotspots in MOS-FETs in linear operation and how to realize thermal cooling
— Development of a PCBA –> P-Spice, Altium Designer (other design and Layout tool possible) and adaptation to test bench
— Testing of function and thermal behavior on High voltage test bench
— Documentation
*/

/* ZADANIE DIPLOMOVEJ PRACE – UNIZA
SK Názov témy: Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie aktívneho vybíjania v riešeniach eMobility
Názov témy anglicky: Analysis of SiC MOSFET transistors in linear operation for realization of active discharge function in eMobility solutions
Študent: Tomáš VLČEK
Vedúci práce: doc. RNDr. Juraj Pančík, PhD.
Konzultant práce zo spoločnosti Schaeffler Kysuce: doc. RNDr. Juraj Pančík, PhD.
Max. počet študentov: 1
Akademický rok: 2022/2023

Čiastkové ciele práce:
— Návrh elektrickej schémy zapojenia výkonového stupňa MOS-FET v lineárnom režime určeného na vybitie jednosmerných (DC) kondenzátorov v elektrickom/hybridnom vozidle
— Porovnanie rôznych typov SiC MOS-FET tranzistorov
— Literárny výskum z hľadiska hotspotov v MOS-FET tranzistorov v lineárnej prevádzke a metód realizácie tepelného chladenia
— Vývoj dosky plošných spojov (DPS) –> P-Spice, Altium Designer (možný aj iný nástroj pre návrh DPS) a návrh prispôsobenia dosky pre testovaciu stolicu
— Testovanie funkcie a tepelného správania na vysokonapäťovej skúšobnej stolici
— Dokumentácia

TENTO TEXT ZRUSIME:
Študent dostane k dispozícii, všetky potrebné vstupy. Konzultantom z praxe/ špecialistom diplomovej práce bude inžinier zo spoločnosti Schaeffler Buhl, Nemecko. V rámci riešenia tejto diplomovej práce bude možnosť zúčastniť sa letnej brigády a štipendijnej praxe počas celého akademického roka 2022/23 vo výskumno-vývojovom centrách spoločnosti Schaeffler Kysuce a Schaeffler Buhl v Nemecku.
*********************************************************

DP VLČEK: „Analýza SiC MOSFET tranzistorov v lineárnej prevádzke pre realizáciu funkcie aktívneho vybíjania v riešeniach eMobility“

Predpokladaný rozsah práce – počet strán textu: 40 – 50

Meta